Western Digital, Risc Swerv 프로세서 발표

Western Digital 은 RISC-V ISA (Open Instruction Set Architecture)와 협력하여 로열티 나 라이센스 비용을 지불하지 않고도 프로세서 설계를 제작할 수 있습니다. 마침내 오픈 소스 라이센스가 있는 SweRV RISC-V 프로세서를 발표했습니다.

오픈 소스 라이센스가있는 새로운 SweRV RISC-V 프로세서

2017 년에 회사는 스토리지 처리 제품에서 RISC-V로 전환하기로 약속 했으며 향후 2 년 내에 10 억 개의 코어를 선적 할 계획입니다. 엔비디아는 그래픽 제품에서 입출력을 구동 하기 위해 독점 코어에서 RISC-V 로 이동하기 시작했으며, Rambus는 보안 부품으로 RISC-V를 사용하며 심지어 SSD 스토리지 컨트롤러에도 적용되고있다.

Windows 10에서 기사를 읽는 것이 좋습니다. ARM은 기본적으로 64 비트 응용 프로그램을 실행할 수 있습니다.

SweRV 자체의 핵심은 ISA RISC-V의 32 비트 변형을 양방향으로 슈퍼 스칼라로 구현 한 것으로, 여러 명령을로드 할 수있는 9 단계 파이프 라인을 특징으로하며 동시에 실행됩니다. 현재 28nm CMOS 프로세스 노드에 배포 된 커널은 최대 1.8GHz에서 실행되며 메가 헤르츠 당 4.9 코어 마크의 예상 처리량을 달성합니다.

Western Digital은 자사 제품에 SweRV를 사용할뿐만 아니라 오픈 소스 라이센스로 출시 할 계획임을 확인했다. 이미 두 가지 지원 기술을 사용하여이를 수행했습니다. 이해 관계자가 커널을 테스트 할 수있는 SweRV 명령어 세트 시뮬레이터 (ISS); 그리고 OmniXtend는 이더넷 패브릭을 통해 일관된 캐시 메모리를 구현하여 CPU에서 GPU 및 머신 러닝 코 프로세서에 이르기까지 모든 것에 중점을 둡니다.

Western Digital 은 SweRV가 2019 년 1 분기에 출시 될 것이라고 밝혔다. 오픈 소스 라이센스가있는이 SweRV RISC-V 프로세서 발표에 대해 어떻게 생각하십니까?

Techpowerup 글꼴