Tsmc, 5nm finfet에서의 제조 공정에 대해 이야기

TSMC의 새로운 7nm FinFET (CLN7FF) 제조 공정이 대량 생산 단계에 들어 섰기 때문에 파운드리는 이미 520 공정 로드맵을 계획하고 있으며, 이는 2020 년에 언젠가 준비 될 것으로 기대합니다.

TSMC, EUV 기술을 기반으로하는 5nm 공정 개선에 대해 이야기

5nm는 EUV (Extreme UltraViolet ) 리소그래피를 사용하는 두 번째 TSMC 제조 공정으로, 16nm에 비해 면적이 70 % 감소하여 트랜지스터 밀도를 크게 높일 수 있습니다. EUV 기술을 사용하는 회사의 첫 번째 노드는 7nm + (CLN7FF +)이지만 EUV는 첫 번째 구현에서 복잡성을 줄이기 위해 조금만 사용됩니다.

2018 년에 발표 될 7nm에서 AMD Zen 2 아키텍처 에 대한 게시물을 읽는 것이 좋습니다.

이는 향후 5nm 공정에서 EUV를 광범위하게 사용하기위한 학습 단계로서 동일한 성능으로 전력 소비가 20 % 감소하거나 15 % 성능 향상을 제공합니다. 7nm에 비해 동일한 에너지 소비로. 5nm에서 크게 개선 될 부분은 45 %의 면적 감소로 7nm보다 동일한 면적에 80 % 더 많은 트랜지스터를 배치 할 수 있습니다. 훨씬 작습니다.

TSMC는 또한 설계자들이 더 높은 클럭 속도를 달성하도록 돕고 자하는데, 이를 위해 새로운 "초고역 전압"(ELTV) 모드는 칩 주파수를 최대 25 %까지 증가시킬 수 있다고 언급했다. 이 기술이나 어떤 종류의 칩에 적용될 수 있는지에 대해서는 자세히 설명하지 않았습니다.

Overclock3d 글꼴