트랜지스터 밀도의 두 배인 EUV N5 칩을 제조하는 TSMC

오늘 우리는 6 개의 TSMC 성능 노드와 5 개의 패키징 기술에 대한 세부 사항을 가지고 있습니다 . 노드는 2023 년까지 확장되며이 기술은 모바일 SoC에서 5G 모뎀 및 프런트 엔드 수신기에 이르기까지 다양합니다. TSMC는 올해 초에 바쁜 VLSI 심포지엄을 가졌으며, 1.20V 에서 4GHz 주파수를 지원하는 맞춤형 8 코어 A72 칩셋을 선보였다. TSMC는 또한 3nm 이상의 전도를위한 채널 재료로 텅스텐 디설파이드를 도입했습니다.

최초의 5nm TSMC 칩은 2021 년에 출시 될 예정입니다.

올해 Semicon West 에서 TSMC의 프레젠테이션을 마친 후 Wikichip 의 우수한 직원은 회사의 프로세스 노드와 패키징 계획을 통합했습니다. N7 +는 TSMC의 첫 EUV 기반 노드이지만이 기술로 만든 칩은 EUV가 사용하는 가장 진보 된 실리콘이 아닙니다.

N7 이후 첫 번째 '전체'TSMC 노드는 N5 이며 IP와 N7 설계를 활용하는 3 개의 중간 노드가 있습니다.

노드 N7 뒤에는 TSMC의 N7P 프로세스가 있으며 이는 DUV를 기반으로 한 전자의 최적화입니다. N7P는 N7 설계 규칙을 사용하고 N7과 IP를 준수하며 FEOL (Front-end of the-line) 및 MOL (Middle-of-line) 향상을 사용하여 7 % 성능 향상 또는 부스트 제공 10 % 에너지 효율.

시장에 나와있는 최고의 프로세서에 대한 가이드를 방문하십시오

N5로 알려진 TSMC의 5nm 노드에 대한 위험한 생산은 4 월 4 일 에 시작되었으며 대만의 단일 보고서에 따르면 내년 (2021) 이후 양산이 끝날 것이라고한다. TSMC는 2020 년에 생산이 증가 할 것으로 예상하고 N5는 EUV를 통해 N7의 첫 번째 후속 제품이므로 프로세스 개발에 많은 투자를했습니다.

N5 를 사용하여 만든 칩은 N7을 통해 만든 칩의 두 배 (171.3 MTR / mm²)이며, 사용자는 15 % 더 많은 성능 을 얻 거나 전력 소비를 30 % 줄일 수 있습니다. N7에 관하여. 그러나 FEOL 및 MOL 최적화는 N5P에서 수행됩니다. 이를 통해 N5P는 성능을 7 % 향상 시키거나 전력 소비를 15 % 개선합니다.

이러한 방식으로 PC, 모바일 장치, 5G 및 기타 장치의 프로세서 및 SoC가 새로운 시대에 접어 들면서 성능이 향상되고 에너지 절약 효과가 커집니다.

Wccftech 글꼴