IBM은 7nm 이상의 칩을 제조 할 수있는 열쇠를 가지고있었습니다

Big Blue 는 7nm 노드 및 향후 노드에서 칩 생산 효율을 향상시키는 데 도움이되는 새로운 재료 및 프로세스를 개발했습니다.

IBM과 자사의 '영역 선택 증착'은 7nm 이상에서 제조 효율성을 향상 시키려고합니다.

Big Blue boffin은 그들의 의견으로는 리소그래피 기술의 한계를 극복하여 7nm 공정에서 실리콘에 패턴을 생성하는 데 도움이 될 수있는 " 영역 선택적 증착" 이라는 영역에서 작업하고 있습니다.

"멀티 패터닝"과 같은 기술은 IC의 확장을 보장하는 데 도움이되었지만 칩이 28nm에서 7nm로 줄어듦에 따라 칩 제조업체는 더 작은 기능으로 더 많은 레이어를 처리해야했습니다. 보다 정확한 패턴 배치.

문제 중 하나는 레이어 간 정렬이 잘못되면 "에지 배치 오류"(EPE)가 발생한다는 것입니다. 2015 년 인텔 리소그래피 전문가 인 Yan Borodovsky는 몇 분 안에 이것이 리소그래피로 해결할 수없는 문제라고 지적했습니다.

그는 선택적 영역 증착 이 더 나은 방법이라고 제안했다. 그래서 IBM 연구원들은이를 검토하기 시작했다.

삼성의 EUV 기술을 대체 할 IBM의 새로운 기술

이것은 삼성이 차세대 7nm 및 5nm 칩을 준비하는 기술인 EUV 리소그래피의 후속 기술이 될 수 있습니다. IBM이 2015 년에 7 나노 미터 노드에서 칩을 제조 한 세계 최초이기 때문에 이는 놀라운 일이 아닙니다.

IBM의 Almaden Research Center의 연구원 인 Rudy Wojtecki 는 전통적인 제조 방법으로 기판을 저항 막으로 코팅하고, 노출 단계를 통해 저항선을 모델링하고, 이미지를 현상하고, 무기 막을 증착해야한다고 말했다. 그리고 저항을 제거하여 패턴 화 된 무기 물질을 제공하는 단계를 포함한다.

이 그룹은 “ SAM (self-assembled monolayers)” 에 중점을 둔 “원자 층 증착” 이라는 영역 선택 증착을위한 세 가지 주요 방법 중 하나를 사용하고 있습니다.

우리는 모두 매우 기술적으로 들리지만, 7nm 프로세서가 PC를 강타한 이후 몇 년 안에 CPU 제조의 미래가 될 것입니다.

Fudzilla 글꼴