AMD 밀라노, 차세대 epyc cpus는 15 개의 다이를가집니다

AMD가 매우 흥미로운 일을하고있는 것 같습니다. 소식통에 따르면, 그들은 EPYC AMD Milan을 위한 15- 다이 디자인을 위해 적극적으로 노력하고 있습니다. 이 중 하나가 IO 다이 여야한다는 점을 고려하면 로마 에서 8 개에 비해 14 개의 다이가있는 밀라노 변형이 하나 이상있을 것입니다.

AMD 밀라노, 차세대 EPYC CPU에 15 개의 다이가있을 것

Wccftech 에 따르면 엔지니어 에게이 14 개의 다이 중 일부는 HBM 메모리라고합니다.

8 개의 DDR4 채널에는 최대 10 개의 CPU 어레이 (80 개의 CPU 코어)를 최적으로 처리하기에 충분한 가용 대역폭 만 있습니다. 즉, CPU 측에서는 8 매트릭스 설계 (64 CPU 코어) 또는 10 매트릭스 설계를 찾고 있습니다. IO 어레이를 제쳐두고, 이것은 6 개 또는 4 개의 다이를 고려하지 않은 채 남겨두고 추측에 따라 HBM 메모리로 끝날 가능성이 높다.

HBM 은 실질적인 가속을 제공 할 수 있지만, 이는이 특정 변형이 인터 포저를 사용한다는 것을 의미합니다. 간단히 말해, AMD가 DDR5까지이 변형을 지연시키지 않으면 8 + 6 + 1 구성 (CPU + HBM + IO) 또는 10 + 4 + 1 구성 (CPU + HBM + IO).

시장에 나와있는 최고의 프로세서에 대한 가이드를 방문하십시오

온보드 HBM을 사용하는 인터 포저 기반 설계 는 DDR 채널이 병목 현상을 일으킬 수있는 기존 DDR 기반 메모리보다 훨씬 빠른 액세스 및 전송 시간을 제공 할 수 있습니다. 이로 인해 메모리에 크게 의존하는 응용 프로그램의 성능이 크게 향상 될 것입니다.

이전의 누출로 인해 AMD Milan의 디자인이 8 + 1임을 지적 할 가치가 있습니다. 해석 방법에 따라 밀라노는 두 가지 변형이 있음을 의미 할 수 있습니다. 계속 알려 드리겠습니다.

Wccftech 글꼴